|
在这篇文章中，我将研究使用 LVDS 接收器作为高速比较器，这在晶体振荡器的输出不是最佳的应用中或在出厂设置中的光电检测器电路中非常有用。
LVDS(Low Voltage Differential Signaling)是一种低振幅差分信号技术。它使用幅度非常低的信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据。它能以高达数千Mbps的速度传送串行数据。由于电压信号幅度较低，而且采用恒流源模式驱动，故只产生极低的噪声，消耗非常小的功率，甚至不论频率高低功耗都几乎不变。此外，由于LVDS以差分方式传送数据，所以不易受共模噪音影响。 在需要将时钟分布在背板、电缆组件甚至复杂或大型主板上的应用中，时钟边沿会受到介质退化效应的影响。这些效应的产物可能是一个看起来更像正弦波而不是方波的时钟。在这一点上，受损的时钟可能无法用于终端设备，这意味着即将举行额外的内部设计团队会议和董事会旋转。 解决此问题的一个简单解决方法是将 LVDS 接收器配置为高速比较器，方法是在其中一个输入上放置静态共模电压，并将受损信号驱动到相反的输入。此 LVDS 实施的产品是一个完全摆动的清理时钟，现在可以分配给终端设备。图 1 描述了 LVDS 电路设计，而图 2 显示了SN65LVDS4在 50 MHz 时的输出。B 输入连接到静态 50 mV，A 输入在 0 到 100 mV 之间摆动。 
图 1：使用 LVDS 接收器改善振荡器边沿
图2：50 MHz 时的SN65LVDS4输出
|
