电工基础知识_电工技术-电工最常见电路

当前位置: 电工基础主页 > 电工基础 >

基于高性能ADC和射频器件实现欠采样接收机系统

时间:2022-12-27 11:26来源:未知 作者:admin 点击:
1、欠采样接收机的系统结构 蜂窝基站(BTS:基站 收发器 )通常由多个不同的硬件模块组成,其中之一就是完成RF接收(Rx)及发送(Tx)功能的收发器(TRx)模块。

1、欠采样接收机的系统结构

蜂窝基站(BTS:基站收发器)通常由多个不同的硬件模块组成,其中之一就是完成RF接收(Rx)及发送(Tx)功能的收发器(TRx)模块。在老式模拟AMPS及TACS BTS中,一个收发器只能处理一路全双工Rx和Tx RF载波,因而要用很多个收发器才能提供足够的载波。如今在全球范围内,模拟技术已被CDMA 和WCDMA所取代,欧洲也已在10年前采用了GSM。在CDMA中,多个主叫用户可使用同一个RF频率,这样,一个收发器就要同时处理多个主叫用户的信号。目前已有多种CDMA和GSM的设计方案,BTS制造商也一直致力于探索可降低成本和功耗的方法,对单载波解决方案进行优化或开发多载波接收机就是行之有效的方案。图1是BTS设备常用的欠采样接收机的结构框图。

图1中,Maxim公司的2GHz MAX9993和900MHz MAX9982混频器可为许多设计提供所需的增益和线性度,而且具有极低的耦合噪声,这样就不再需要那些损耗较高的无源混频器。而MAX2027和MAX2055则分别工作在接收机的第一、二中频级,此两款器件在其整个增益调节范围内?OIP3均可达到+40dBm。图1中的数据转换器采用的是MAX1418(15位、65Msps) 和MAX1211(12位、65Msps)。实际上,Maxim公司其它采样速率的数据转换器器件也可满足大多数设计要求。若将图1中的第二下变频器省去(虚线中所示),那么,图1所示电路就变成了单路下变频器结构。

基于高性能ADC和射频器件实现欠采样接收机系统

2、高性能器件推荐

2.1 低噪声ADC器件MAX1418

图1所示的欠采样接收机结构对ADC的噪声和失真有着严格的要求。在接收机中,电平较低的有用信号单独被数字化或同时伴随有无用的、需要倍加关注的大幅度信号,因此要想使接收机正常工作,ADC的有效噪声系数要按这两种信号的极端情况(即有用信号最小、无用信号达到最大值)来计算。对于较小的模拟输入信号,ADC的噪声基底中占支配地位的热噪声和量化噪声决定着ADC的噪声系数(NF)。

MAX1418系列产品对fINPUT < fCLOCK/2时的基带应用特别适用。当转换器工作在这个频段时,这些基带特性极佳的器件将具有最佳的动态范围,其中包括针对65Msps时钟速率的MAX1419及针对80Msps时钟速率的MAX1427,它们的基带SFDR(无杂散动态范围)均可达到94.5dBc。

实际上,MAX1418也可与14位接口器件一起工作,此时的SNR会有轻微损失,而SFDR则不受影响。

当ADC的前端增益为36dB时, 天线端的超过-30dBm的单音阻塞电平将超出ADC的输入量程。依照CDMA2000蜂窝基站标准规定,天线端允许的最大阻塞电平为-30dBm,此时的前端增益就需要降低6dB,这样,在标准规范允许的余量范围内?允许加到ADC上的最大阻塞信号可能更大。假设留有2dB的余量,前端增益减小6dB会使天线端的最大阻塞电平变为-26dBm,并使ADC的最大允许输入信号变为+4dBm。也就是说,当出现单音阻塞时,蜂窝标准允许的总干扰(噪声+失真)相对于参考灵敏度来说将恶化3dB,而这3dB 在噪声和失真之间如何分配就是设计人员要考虑的问题了。

基于高性能ADC和射频器件实现欠采样接收机系统

基于高性能ADC和射频器件实现欠采样接收机系统

2.2 采用一次下变频结构的MAX1211转换器

如果在较高的IF段能够获得足够的SNR和SFDR指标,那么,欠采样电路便可用于一次下变频结构。Maxim公司的MAX1211型、12位、65Msps转换器就是采用这一结构设计的,它的引脚与即将推出的80Msps 及95Msps转换器兼容,此系列器件可对频率高达400MHz的输入中频信号进行直接采样,此外,它还具有其它先进的性能,如时钟输入可以是差分信号也可以是单端信号,时钟占空比可在20%到80%之间调整等。另外,MAX1211还设计有数据有效指示器(以简化时钟及数据时序),并采用小型40引脚QFN(6 x 6 x 0.8mm)封装,二进制补码和格雷码数字输出格式。

较之两次变频结构,一次变换器具有明显的优势。由于省去了第二级下变频混频器、第二级中频增益电路及第二级LO合成器,故元件数量及电路板空间可减少约10%,同时成本也将有较大降低。

2.3 IF放大器MAX2027和MAX2055

MAXIM公司也提供每级增量为1dB的数控增益、高性能IF放大器。其中MAX2027数控增益放大器?DVGA?采用单端输入/单端输出方式,可工作在50MHz至400MHz频率范围内,其最大增益时的噪声系数只有5dB。而MAX2055则是单端输入/差分输出的DVGA,可在30MHz至300MHz频率范围内驱动高性能ADC。在MAX2055的差分输出和ADC的差分输入之间可用一个升压变压器来提供差分驱动,这样有利于输出信号之间的平衡。这两个DVGA通常工作在5V偏置,并在整个增益设置范围内可以达到+40dBm的OIP3。

2.4 高线性混频器MAX9993和MAX9982

在接收电路中,混频器往往承受的是性能要求比较严格的较大输入信号。理想状态下,其输出信号幅值和相位与输入信号的幅值和相位成正比,而且这种比例与LO信号无关。因此,混频器的幅度响应与RF输入呈线性关系,且与LO输入信号无关。

然而,混频器的非线性也会产生一些不希望的混频信号,称之为杂散响应,这些杂散信号是由到达混频器RF端口的杂波信号在IF频段产生的响应。无用的杂散信号将干扰有用的RF信号的工作,混频器的IF频率可由下式给出:

fIF = ±mfRF ± nfLO

这里,fIF、fRF 和fLO分别是各自端口的信号频率,m和 n是将fRF 和fLO信号混频后的谐波阶数。

MAXIM公司的集成(或有源)平衡混频器MAX9993和MAX9982由于其性能优于无源混频方案而备受关注。当m或n为偶数时?平衡式混频器能够抑制一定的杂散响应。理想的双平衡混频器可以抑制m或n(或两者)为偶数的所有响应。在双平衡混频器中,IF、RF和LO端口之间都是相互隔离的。设计合理的非平衡变压器可使混频器在IF、RF和LO频带产生交迭。MAX9993和MAX9982的特点包括:低噪声系数,内含LO缓冲器,低LO驱动,允许两路LO输入的LO开关,极好的LO噪声特性等。此外,在RF和LO端口还有RF非平衡变压器。

由于MAXIM的这些混频器内都嵌有LO噪声性能极好的LO缓冲器,因而降低了对LO电源的要求。通常LO噪声与电平较高的输入阻塞信号相混合会降低接收灵敏度,而MAX9993和MAX9982由于内含低噪声LO缓冲器,因此可在出现阻塞时减轻对接收灵敏度的影响。例如,假设VCO输入信号的边带噪声是-145dBc/Hz,而MAX9993的LO噪声特性典型值是-164dBc/Hz,这样,复合边带噪声就只下降0.05dBc/Hz到-144.95dBc/Hz。采用这种方法,用户只需为混频器提供一个电平较低的LO信号,便能确保接收机的混频特性不会因为MAX9993内置LO缓冲器的性能而降低。

基于高性能ADC和射频器件实现欠采样接收机系统

此外,还有一种棘手的2阶杂散响应,也称为半中频(1/2IF)杂散响应。对于低端注入,其混频器阶数为:m=2、n=-2;而对于高端注入,则其混频器阶数为:m =-2、n =2。低端注入时,引起半中频寄生响应的输入频率比希望的RF频率低fIF/2,图2所示是有用fRF?fLO?fIF与无用fHalf-IF频率的具体位置。实际上,所希望的RF频率为1909MHz与1740MHz的LO频率的混频,而得到的IF频率为169MHz。虽然,CDMA 的RF和IF载波频宽为1.24MHz,但在这里表示成一个频率为中心载频的单频信号。在这个例子中, 1824.5MHz频率的无用信号造成了169MHz的半中频杂散成份。由于:

2fHalf-IF - 2fLO =fIF

故可得:2×1824.5MHz-2×1740MHz=169MHz

一般情况下,抑制总量(也称为2×2杂散响应)可根据混频器的第二截点IIP2来预测,图3给出了MAX1993的2×2 IMR或杂散值。图中的信号电平是用输入IP2(IIP2)性能计算的混频器输入电平。具体的计算公式如下:

IIP2 =2×IMR+PSPUR = IMR + PRF

=2×70dBc+?-75dBm?=70dBc+?-5dBm?

=+65dBm

由于MAXIM公司的MAX9982 900MHz有源滤波器提供的典型杂散响应2RF-2LO为65dBc,因此,其IIP2的计算方法如下:

IIP2 =2×IMR+PSPUR=IMR+PRF

=2×65dBc+?-70dBm?=65dBc+?-5dBm?

=+60dBm

3、结束语

在接收器增益要求不高时,MAXIM的15位ADC芯片MAX1418具有极佳的噪声性能,因而可以用最小的AGC承受较大的阻塞电平或干扰电平。MAX1211 ADC系列产品适合于一次变频接收结构,其第一IF输入频率可达400MHz。另外,MAX9993和MAX9982混频器可提供需要的线性度,同时具有噪声系数低,功率增益较高等特点,因而可在接收机设计过程中省去无源滤波器。MAX2027和MAX2055 DVGA在整个增益可调范围内的OIP3典型值约为+40dBm。由这些元件组成的接收器能够将低成本解决方案的性能提高一个等级。

责任编辑:gt

(责任编辑:admin)
相关文章
------分隔线----------------------------
栏目列表
推荐内容