电工基础

电工基础知识_电工技术-电工最常见电路

基于Chiplet方法的完全集成5G实现方案(3)

时间:2024-09-04 12:53来源:[db:来源] 作者:admin 点击:
·硬件加速FPGA o辅助加速FPGA实现了在基带SoC上不可提供的所有必要的计算密集型功能。这可以是5G特定的功能或先前未曾规划的功能。 o在此处显示的示例

·硬件加速FPGA

o辅助加速FPGA实现了在基带SoC上不可提供的所有必要的计算密集型功能。这可以是5G特定的功能或先前未曾规划的功能。

o在此处显示的示例中,使用了CCIX互连。该标准允许基于不同指令集架构的处理器将缓存一致性、对等处理的优势扩展到包括FPGA和定制ASIC在内的多种加速器件上。


图4:可加速5G上市时间的分立结构

3.3. 基于Chiplet的5G实现

图5显示了与图4所示类似的架构,但是使用了基于系统级封装芯片(chiplet)的方法进行了重新配置。 在这种情况下,一个采用了更高带宽、更低延迟和更低功耗的接口将CPU SoC片芯晶粒与辅助硬件加速chiplet芯片连接起来。 支持前传连接到射频单元的FPGA器件在该示例中可以但并不是封装集成在其中的;但实际上,如果有足够的资源,它可以是与硬件加速chiplet芯片相同的chiplet器件。


图5:基于Chiplet的方法可实现更高的集成度

用于封装集成的两种主要技术是使用硅中介层或有机基板,以及某种形式的超短距离(USR)收发器

3.4.完全集成的5G实现方式

最后,图6展示了本文考虑的最终、最高集成度的基带架构。该方法包括与先前相同的处理元件,具有相同的功能,但嵌入式FPGA(eFPGA)集成在了芯片内。

这种紧密集成的单片集成方法具有许多优点。与基于chiplet的方法相比,该接口具有更高的带宽、更低的延迟和更低的每比特能耗。此外,资源组合可以根据所考虑的特定应用进行定制,因此避免了不需要的接口、存储器和核心逻辑单元。这样可以实现以上所考虑的三种架构中最低单位成本。

如前所述,现在的主要目标是提供更快的上市时间、更高灵活性和未来可用性。之所以能加快了上市时间,是因为SoC可以提前流片,因为可以针对eFPGA进行后期修改(例如5G标准中Polar码的出现)而不是完成即固定的ASIC。来自新算法或者未预计算法(例如新的加密标准)的灵活性可以通过嵌入式可编程逻辑而不是软件或外部FPGA来解决。最后,未来可用性可以延长SoC的生命周期,因为诸如URLLC和mMTC等新标准等大批量新兴需求可以通过现有产品解决,而不需要进行新的开发。

总结

CPU和可编程加速(嵌入式或独立FPGA)的紧密 (责任编辑:admin)

织梦二维码生成器
相关文章
------分隔线----------------------------
栏目列表
推荐内容