|
本文详细介绍了通常应用于IF和基带的高速模数转换器(ADC)的正确布板、元件选择及元件布局。文中以高分辨率、高速数据转换器MAX12555系列为例，介绍了优化电路设计、正确高速布板、旁路和去耦技巧、热管理、元件选择及布局。 本文可作为高速数据转换器电路设计和布板建议的简明资源，是对高速数据转换器及其评估板数据资料中电路设计和PCB布板信息的补充。用户应根据其特定应用，仔细阅读所有可用资源，以使器件在特定应用中实现最优性能。文中以14位模数转换器(ADC) MAX12555为例，这些型号分别针对65Msps/80Msps/95Msps的采样速率进行了优化，适合所有IF和基带应用。 本文分为三部分：一般性建议、电路设计建议、布板建议。 一般性建议概要介绍了如何在应用中发挥器件的最佳总体性能，讨论了一般情况下器件外围元件的最佳布局，提出了有关物理PCB本身的建议。 电路设计建议介绍了最关键和最敏感引脚处元件的推荐值。 布板建议中详细介绍了外围元件布局，指出哪些元件应放在顶层，哪些应放在底层，同时还提供了有关PCB的附加信息。 请参考： 该系列ADC引脚排列见图1，引脚功能说明见表1。评估(EV)板提供多种选择，允许单端或差分时钟输入、单端或差分模拟信号输入、内部/外部基准等，所以评估板(见图2和图3)使用的外围元件和配置比正常应用中多。图4和图5为评估板顶层和底层的丝印及元件布局。
一般而言，采用带整体地层和电源层的多层PCB可获得最佳信号完整性。 MAX12555需要高速布板技术，包括裸焊盘可靠接地。 保持MAX12555模拟部分的内层地平面完整性，空隙(void)必须最少。过孔交错排列，保持非常小的过孔间隙，将空隙减少到最低程度。另外，在关键元件下方应布设完整的地，尤其是接引脚1和引脚2的REF电容、接引脚3 的COM旁路电容、接模拟信号输入引脚5和引脚6的小电容。 将不同的输入和输出信号限定在不同的PCB层，如：所有模拟信号输入位于X层、所有数字信号输出位于Y层、所有时钟信号位于Z层等。尽量将每一层夹在两层地之间或使用微带线。 使用与地相对的电源平面来减小信号感应，将总体噪声降至最低。功率走线应宽一些，以降低IR压降和电感。 对于GND和VDD (电源线)，建议采用多个18mil规格的过孔。 MAX12555的所有GND和裸焊盘(EP)必须连至同一地平面。MAX12555依靠EP实现与地的低电感连接，通过多个过孔连至指定地层。所需的过孔数量取决于孔的尺寸。作为指导原则，Maxim建议采用5 x 5 (总共25个)矩阵的13mil规格的过孔。最少需要12个过孔。 MAX12555最关键的输入、输出是模拟信号输入、基准引脚、时钟和数字输出。最关键的引脚是1、2、3、5、6、9、10、38和39。 ADC周围连接旁路电容和关键电容的走线应尽可能的宽，以减小电阻和电感。建议采用宽度大于或等于10mil的走线。如果元件无法直接连至地平面，则其接地线应尽可能宽。这还应包括PCB设计中的接地热焊盘。 如果旁路电容使用热焊盘与GND连接，每个旁路电容使用两个热焊盘，GND端使用过孔以减小电感。 高速数字信号走线应远离敏感的模拟信号线、时钟线、REFP (引脚1)和REFN (引脚2)。 所有信号线(包括REFP和REFN)都应尽可能短并且避免90°折线。 确保差分模拟输入网络对称，并且所有寄生效应是均衡的。 所有旁路电容应尽可能靠近器件，最好在PCB同侧，可采用表贴器件减小电感(在下面的布板建议中有更详细的介绍) 通常所有GND旁路过孔尺寸应为18mil。 为实现最佳性能，需要独立的模拟和数字电源。 MAX12555可接受差分或单端时钟输入。 MAX12555可接受差分或单端模拟输入，差分输入可提供最佳性能。 EP作为器件的主要接地途径，必须正确连接到指定地平面。 使用地线“隔离”ADC电路和PCB上的其它任何相邻电路。例如：一个PCB上有多个ADC时，利用地平面将每个ADC的相关电路隔离开来。 电路设计建议 (引脚1，REFP)：通过一个位于PCB顶层的高频陶瓷电容(最大1.0µF)将REFP旁路至GND。所有REFP走线应尽可能短。 (引脚2，REFn)：通过一个位于PCB顶层的高频陶瓷电容(最大1.0µF)将REFP旁路至GND。所有REFP走线应尽可能短。 (引脚1，REFP和引脚2，REFN)：REFP和REFN之间并联两个容值分别为10µF和1µF的高频陶瓷电容。与引脚1和引脚2连接的任何电容都必须具有良好的高频性能。 (引脚3，COM)：COM通过一个高频性能良好的2.2µF陶瓷旁路至GND。 (引脚5 & 6，INP & INN)：为获得最佳总体AC性能，这些引脚与地之间都应接并联电容，容值依应用而定，范围为5.6pF到12pF。这些电容值可被包含在任何驱动ADC的抗混叠滤波器谐振电路中，并且应被放在电路板顶层。 (引脚12-15，36，VDD)：使用高频性能良好的0.1µF和2.2µF陶瓷电容各一个并联，将VDD旁路至GND。 (引脚17，34，OVDD)：使用高频性能良好的0.1µF和>2.2µF陶瓷电容各一个并联，将OVDD旁路至GND。 (引脚19-32，D13-D0)：包括数据输出引脚与各自负载的串联电阻。这些电阻可限制从输出逻辑驱动器进入芯片内部GND的高频边沿电流。选定的阻值与负载电容一起产生的RC时间常数约为1ns。Maxim公司采用非常小而且低成本的电阻阵列，基本是多只0402电阻构成一组。评估板使用的是Panasonic公司的EXB-2HV-221J。 (引脚38，REFOUT)：采用内部基准时，REFOUT直接与REFIN连接，或通过一个电阻分压器设定REFIN输入电压。REFOUT通过一个高频性能良好、≥0.1µF的陶瓷电容旁路至GND。 (引脚39，REFIN)：在内部基准模式和带缓冲的外部基准模式，REFIN通过一个 ≥0.1µF的电容旁路至GND。在无缓冲的外部基准模式下，REFIN连至GND。
|
