|
图 2 所示为以 WLP 技术为核心开发的封装技术。由图 2 可以认为，由于以 WLP 技术为核心，不仅可以实现微电子机械系统（MEMS）装置封装那样的高密度，新颖的封装，而且可以制造后 IC 加工一类的新型器件。采用后 IC 加工制作器件的工序图见图 3 所示。用后 IC 加工，大致可以制作出两类器件：① 采用与现有的 WLP 工艺技术相同的工艺制造的器件；② 追加一些新工艺技术制成的器件。本文以 ① 为例，叙述片上电感器和片上天线的制造。 2 片上电感器制造 2.1 高 Q 值电感器制造  在手机等产品使用的低噪声放大器（LNA）、压控振荡器（VCD）、EMI滤波器等等，必须将功能器件与电阻器（R）、电感器（L）和电容器（C）等无源元件集成为一体。而在硅（Si）晶片上形成的无源元件中，电感器是性能受到限制最大的器件，其主要原因为：①电感器与硅基片耦合会产生损耗。射频模拟电路中使用的电感器是采用CMOS工艺技术制作在硅基片上的，电感器产生的磁通要在硅基片内通过，导致感应损耗。同时，不可以将功能器件放置在电感器的正下方，因此增大了芯片的面积。②电感器的电阻值分量会增大。这是成为多层布线工艺中，铝（Al）导线电阻值增大的原因。其结果是表征电感器性能的指标之一——品质因数（Q值）被限定在3~10之间。有文章指出，低噪声放大器（LNA）中大约占30%的相位噪声是由硅基片上的电感器产生的；另有文献报道称，若把电感器的Q值提高30%~40%，则可使压控振荡器（VCD）的功耗降低到原来的50%以下。这样，首先要使电感器的Q值达到20。  为了解决上述问题，一些科技工作者在电感器设计优化和利用屏蔽图形的CMOS加工方法上做了许多探讨；另一些工程师采用蚀刻工艺去除掉电感器正下方的硅基片，制作成空心型三维（3D）电感器；还有采用微电子机械系统装置制作方法制造电感器。但是，用以上方法制作的电感器，其性能的改善并不明显，尤其是存在包括封装在内的贴装可靠性问题。为了克服这一系列困难，日本Fujikura公司的科技人员开发了晶片级封装（WLP）的内置型电感器，图4示出了这类电感器的剖面模型，它们是利用WLP结构和WLP同样的工艺技术，制作在IC上绝缘树脂层和密封树脂层之间的电感器。 试制的电感器样品设计成2.5~5.5匝，线宽30μm、线间间隔20μm，用电镀铜（Cu）二层布线工艺制作。Cu膜每层厚度为5μm，二层共10μm。绝缘树脂层膜的厚度为各10μm，其介电常数为3.2，硅基片的电阻率是4Ω·cm。制成的电感器的光学显微照片示于图5。 (责任编辑：admin) |