主从jk触发器逻辑图和波形图(2)
时间:2017-07-27 12:34 来源:未知 作者:y930712 点击:次
设触发器的初始状态为0。当时,由于主触发器的,,它的状态保持不变。当CP下跳时,由于从触发器的,,也保持原态不变。如果初始状态为1,亦如此。 (3) , | 表1 主从型JK触发器的逻辑状态表 | J | K | 功能 | 0 | 0 | 0 | 保持 | 1 | 0 | 1 | 0 | 置0 | 1 | 1 | 0 | 0 | 置1 | 1 | 1 | 1 | 0 | 计数 | 1 |
- 上一篇:电源滤波电路工作原理图解
- 下一篇:带隙基准电压源设计电路图