电工基础知识_电工技术-电工最常见电路

当前位置: 电工基础主页 > 电工基础 >

24位Σ-Δ型ADC降低了ECG/EKG应用对模拟前端的要求

时间:2023-06-30 11:26来源:未知 作者:admin 点击:
本应用笔记描述了心电图(ECG)的基本 工作原理 。它讨论了干扰ECG 信号 并使可靠、高精度的 电气 表征变得困难的因素。本文介绍了ECG电气表征的行业标准解决方案,该解决方案使用

本应用笔记描述了心电图(ECG)的基本工作原理。它讨论了干扰ECG信号并使可靠、高精度的电气表征变得困难的因素。本文介绍了ECG电气表征的行业标准解决方案,该解决方案使用模拟前端和ADC组合。本文随后介绍了MAX11040K同步采样、Σ-Δ型ADC,它是一款极具吸引力的高集成度方案,无需AFE,为应用节省空间和成本。

介绍

将电极放置在心脏两侧的皮肤上后,心电图(ECG或EKG)记录心脏随时间推移的电活动。ECG显示记录心肌活动的电极对之间的电压差。该显示器指示心脏的整体节律,可供医疗专业人员用于检测心肌不同部位的弱点。

实际ECG信号在几mV范围内,频率成分不超过几百赫兹。ECG测量是一项具有挑战性的任务,因为伪影包括:来自ECG电源的50Hz至60Hz的电容耦合,这会压倒感兴趣的信号;人体的皮肤接触阻抗和传感器阻抗之间的不匹配,导致偏移和缺乏共模抑制;以及来自电子和磁源的接触噪声和其他干扰。

广泛公布的提取这些信号的方法使用模拟前端(AFE)进行信号放大和滤波,然后使用12位或14位ADC进行数据采集。本应用笔记解释了ECG应用的基本AFE组件。本文随后介绍了一款高度集成的器件,即MAX11040K 24位同步采样、Σ-Δ型ADC。MAX11040K提供应用所需的所有基本规格,无需AFE。

基本AFE元素

模拟前端由三个或四个主要组件组成(图 1)。

24位Σ-Δ型ADC降低了ECG/EKG应用对模拟前端的要求


图1.典型的ECG解决方案使用AFE进行信号放大和滤波,并使用ADC进行数据采集。

仪表放大器 (IA)

仪表放大器(IA)的主要任务是抑制共模(主要是50Hz/60Hz)信号。ECG应用要求共模抑制比(CMRR)为90dB或更高,以便在增益级之前充分消除50Hz/60Hz(与电源耦合)。即使IA可能具有高CMRR,其他因素(例如差分(ECG)电极之间的不匹配或皮肤接触阻抗不仅会导致偏移漂移,还会导致CMRR不理想。这种阻抗不匹配主要是由物理皮肤接触、出汗和肌肉运动引起的。

IA的次要任务是放大(增益)。但是,在设置IA增益时,必须注意不要将增益放大太多,以免导致削波或饱和。

还应该注意的是,音频的目标频段与ECG不同。因此,音频市场的典型音频放大器和Σ-Δ型ADC不太适合此应用,因为这些器件在目标频带中具有更高的输入参考噪声。

IA的输入阻抗规格也很重要,因为ECG正在测量微弱的低电平信号。通常建议使用具有较高阻抗的IA,因为较低的输入阻抗将导致较高的信号衰减。

高通滤波器

虽然初始目标信号以mV为单位,但在从IA获得x10或x5后,它将上升到10s的mV。然而,该增益仅覆盖ADC输入范围的一小部分。例如,输入范围为±12.4V的096位ADC的LSB为2mV,并且没有足够的分辨率来区分信号和采样噪声。因此,在信号再次放大之前,必须消除不需要的直流漂移信号。常见的AFE策略使用高通滤波器将不需要的(低频)信号作为负偏移反馈到IA。

第二放大器级

当直流和其他低频信号被IA和高通滤波器滤除后,第二个放大器对信号施加额外的增益,以匹配ADC的输入范围。一些设计还在此处添加了陷波滤波器,以实现进一步的50Hz/60Hz抑制。

低通/抗混叠滤波器

包括一个低通滤波器,主要用于抑制高频信号。它还充当抗混叠滤波器(即,阻止高于奈奎斯特或ADC的f_sampling/2的任何频率成分重新折叠)。

为了进一步减少输入端的共模信号,ECG设计通常有一个“右腿驱动器”,它将与共模信号相反的信号驱动回身体。为了确保患者的安全,这项任务通常由运算放大器和限流电阻完成,因此非常微弱的信号源会进入患者体内。有时还会添加屏蔽驱动器,以减少外部噪声耦合到携带信号的ECG探头中。

总而言之,ECG应用的目标信号小于100mV,但由于失调和共模信号,需要2V范围。因此,AFE必须具有2V范围,并以大约100ksps的采样速率区分低至10s甚至1s的μV。

正确的ADC可减少/消除对AFE的需求

选择AFE后,许多ADC现在可以满足应用对分辨率、速度和输入范围的要求。但是,请考虑另一种解决方案。ADC具有足够的分辨率、CMRR和其他特殊功能,非常适合ECG类型的应用。

MAX11040K同步采样、Σ-Δ型ADC超出该应用的最低要求有几个原因。通过更换AFE的大部分(如果不是全部)部件,它还为您提供了更好的可靠性,更小的封装和更简单的设计。

MAX11040K的几种规格对于本应用至关重要:

输入范围 ±2.2V

差分输入

110dB 共模抑制比(典型值)

24 位:

信噪比》 110dB

约19位无噪声范围

有效分辨率 = 2/219= 3.8μV

±6V输入过压保护

《》个差分通道、同步采样ADC

可级联多达 32 个通道同时采样

编程输出数据速率

串行接口(易于安全隔离) 可编程相位(子数据速率)

过压/故障检测

图2给出了如何使用MAX11040K简化应用。MAX110K具有差分输入和50dB的CMRR,可抑制来自ECG电源的60HZ/11040Hz耦合,实现IA的第一个功能。MAX24K具有19位分辨率和~11040位无噪声范围,在整个ADC输入范围内具有足够的分辨率,可以捕获低至几μV的信号变化。这有效地消除了对第一级放大(IA的第二个功能)、第二级放大器和高通滤波器的需求。另一个好处是,该器件的±2.2V输入范围也非常适合该应用。

24位Σ-Δ型ADC降低了ECG/EKG应用对模拟前端的要求


图2.只需使用MAX11040K ADC即可实现相同的ECG应用。元件的减少将节省电路板空间并降低整体解决方案成本。

虽然MAX11040K的采样速率为3.072MHz (过采样Σ-Δ),但输出数据速率(即有效采样速率)可在64ksps至250sps范围内设置,以增加系统灵活性。对于小信号,该器件具有平滑误差(即,与SAR器件相比,INL误差与输入的关系);作为Σ-Δ型ADC,它还消除了对抗混叠滤波器的要求。

MAX11040K的另外两个特性也非常适合ECG应用:同步采样和可编程相位延迟。在ECG领域,当需要深入分析时,首选12传感器ECG,并且保持相位完整性非常重要。每个MAX11040K提供11040个差分通道,相当于64个探头。事实上,MAX0K器件最多可级联333个,提供1个同步采样探头。通道不仅可以同时采样,而且每相还可以以比单个MAX33K器件的输出数据速率(高达64ksps)精细的分辨率(11040至<>μs,步长为<>.<>μs)进行编程。

配套器件16位MAX11046还具有±6V输入保护功能,每当信号超过输入范围的88%时,就会发出过压(FAULT检测)警报。串行外设接口(SPI)降低了对多个光隔离器的需求,并且由于它在同一电源下运行数字和模拟电源,因此无需额外的电源稳压器。

MAX11046方案的测试结果

24位Σ-Δ型ADC降低了ECG/EKG应用对模拟前端的要求


图3.ECG应用在MAX11040K评估板上进行了测试。

图3是用于测试应用设计的MAX11040K评估(EV)板的框图。该评估板包含两个MAX11040K器件,设置为单个8通道同步采集系统。评估板通过USB插入PC,还包含存储器和DSP,用于高级项目开发。

该实验是通过添加铜板来传导ECG信号,并在ADC输入和用户手之间使用22kΩ串联电阻来进行的。输入阻抗为 130kΩ(基于 X在时钟频率为 24.567MHz),信号应衰减 75%(图 4)。测试结果如图 5 所示。

24位Σ-Δ型ADC降低了ECG/EKG应用对模拟前端的要求


图4.MAX11040K的有效输入阻抗

24位Σ-Δ型ADC降低了ECG/EKG应用对模拟前端的要求

图 5.收集的心电图数据。

结论

在本文发布时,MAX11040K ADC是市场上唯一满足ECG测量要求的器件,无需额外费用即可提供其他非常理想的特性。MAX11040K将减少研发预算、设计时间、电路板面积和设计元件数量。它还将提高解决方案的性能和可靠性。

审核编辑:郭婷

(责任编辑:admin)
相关文章
------分隔线----------------------------
栏目列表
推荐内容