
高速信号传输的实际应用
LVDS是一种电流驱动的高速信号,在发送端施加一个3.5mA的恒定电流源。控制开关管的通断,就可以使得发送端流向接收端的电流,在正向和反向之间不断变化,从而在接收端的100欧姆差分负载上实现+/-350mV的差分电压变化,可实现3.125Gbps的高速数据传输。LVDS采用差分线的传输方式,会带来几个显著的优势:● c. 极低的电压摆幅,功耗极低

传统的LVDS采用同步时钟的方式,使用一对差分时钟,为多三对数据信号提供时钟参考。每个时钟周期内,每对数据传输7 bits信息。需要用到SerDes芯片,在发送时,将并行信号通过并/串转换,变成高速串行信号;在接收到高速串行信号时,使用串/并转换,还原并行信号。

在收到信号后,通过锁相环(PLL)从数据里恢复出时钟。这种传输架构称之为嵌入式时钟(Embeded Clock)。8b/10b编码还可以让传输信号实现直流平衡(DC Balance),即1的个数和0的个数基本维持相等。直流平衡的传输链路可以串联隔直电容,提升链路的噪声和抖动性能。嵌入式时钟和8b/10b被广泛用于工业高速传输标准,比如PCIe,SATA, USB3等,也包括JESD204 (CML)。

不同于LVDS的是, CML(Current-Mode Logic)采用电压驱动的方式,在源端施加一个恒定的电压Vcc。通过控制开关管的通断,接收端就可以得到变化的差分电压。CML使用嵌入式时钟和8b/10b编码,工作电压比LVDS更高,同时在发送和接收芯片里使用均衡技术,以确保高速、长距离传输时仍具有很的误码率。使用CML技术的JESD204B可支持高达12.5Gbps的data rate,其的C版本甚至可以支持高达32Gbps data rate。

那么我们在设计高速接口芯片时,到底应该使用LVDS还是CML(JESD204)呢?简单的原则是,CML速率更高,而LVDS则功耗更低。

相关热词:#信号
什么是PCA?何时应该使用PCA?
时间:2026-04-28
仪表放大器放大倍数分析
时间:2026-04-28
射频微波设计入门
时间:2026-04-28
变压器结构
时间:2026-04-28
8种进行简单线性回归的方法分析与讨论
时间:2026-04-28
什么是RS485通信接口
时间:2026-04-28
简单的上色装置
时间:2026-04-26
液晶屏对比度温度补偿
时间:2026-04-26
双输入视频多路复用的电缆驱动器
时间:2026-04-26
带有75Ω负载的抗阻匹配线路驱动器
时间:2026-04-26
什么是追踪缓存/转接卡?
时间:2026-03-06
什么是GPS旅行提示器/屏幕尺寸
时间:2026-03-07
GPS接收机的分类
时间:2026-03-07
GPS设备的动态性能
时间:2026-03-07
GPS的WAAS跟踪性能
时间:2026-03-07
坐标基准
时间:2026-03-07
GPS设备的地图功能
时间:2026-03-07
EMC和ESD防护技术
时间:2026-03-05
GPS的接口有哪些类型?
时间:2026-03-07
宽带卫星应急指挥便携系统
时间:2026-03-05