
高速信号传输的实际应用
LVDS是一种电流驱动的高速信号,在发送端施加一个3.5mA的恒定电流源。控制开关管的通断,就可以使得发送端流向接收端的电流,在正向和反向之间不断变化,从而在接收端的100欧姆差分负载上实现+/-350mV的差分电压变化,可实现3.125Gbps的高速数据传输。LVDS采用差分线的传输方式,会带来几个显著的优势:● c. 极低的电压摆幅,功耗极低

传统的LVDS采用同步时钟的方式,使用一对差分时钟,为多三对数据信号提供时钟参考。每个时钟周期内,每对数据传输7 bits信息。需要用到SerDes芯片,在发送时,将并行信号通过并/串转换,变成高速串行信号;在接收到高速串行信号时,使用串/并转换,还原并行信号。

在收到信号后,通过锁相环(PLL)从数据里恢复出时钟。这种传输架构称之为嵌入式时钟(Embeded Clock)。8b/10b编码还可以让传输信号实现直流平衡(DC Balance),即1的个数和0的个数基本维持相等。直流平衡的传输链路可以串联隔直电容,提升链路的噪声和抖动性能。嵌入式时钟和8b/10b被广泛用于工业高速传输标准,比如PCIe,SATA, USB3等,也包括JESD204 (CML)。

不同于LVDS的是, CML(Current-Mode Logic)采用电压驱动的方式,在源端施加一个恒定的电压Vcc。通过控制开关管的通断,接收端就可以得到变化的差分电压。CML使用嵌入式时钟和8b/10b编码,工作电压比LVDS更高,同时在发送和接收芯片里使用均衡技术,以确保高速、长距离传输时仍具有很的误码率。使用CML技术的JESD204B可支持高达12.5Gbps的data rate,其的C版本甚至可以支持高达32Gbps data rate。

那么我们在设计高速接口芯片时,到底应该使用LVDS还是CML(JESD204)呢?简单的原则是,CML速率更高,而LVDS则功耗更低。

相关热词:#信号
真空荧光显示器电路图
时间:2026-03-14
安全电压电热毯电路图
时间:2026-03-14
超声波雾化器电路图
时间:2026-03-14
高灵敏度场强仪电路
时间:2026-03-14
CMOS-PMOS接口电路
时间:2026-03-14
CMOS-发光二极管LED的接口电路
时间:2026-03-14
CMOS高电平驱动电路
时间:2026-03-14
CMOS与晶体三极管接口电路
时间:2026-03-14
立邦EC16NA电磁炉电路图
时间:2026-03-14
蒸汽机车/螺旋桨飞机声发生器电路图
时间:2026-03-14
什么是追踪缓存/转接卡?
时间:2026-03-06
瞬间抑制二极管(TVS)/瞬间抑制二极管(TVS)是...
时间:2026-03-04
什么是Speculative execution/SQRT?
时间:2026-03-06
什么是EPIC
时间:2026-03-06
什么是联合并行处理二级缓存?
时间:2026-03-06
EMC和ESD防护技术
时间:2026-03-05
什么是CPU的生产工艺技术/向下兼容?
时间:2026-03-06
坐标基准
时间:2026-03-07
什么是因特网数据流单指令序列扩展?
时间:2026-03-06
什么是超标量技术/FADD?
时间:2026-03-06